An array processor design methodology for hard real-time systems /

Đã lưu trong:
Chi tiết về thư mục
OCLC:65631717
Tác giả chính: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Tác giả của công ty: Universiteit Twente
Ngôn ngữ:English
Được phát hành: [S.l. : s.n., 1991]
Những chủ đề:
Định dạng:

Luận văn Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Miêu tả Local Call Number Trạng thái
P-00430161 Sẵn có