An array processor design methodology for hard real-time systems /

Uloženo v:
Podrobná bibliografie
OCLC:65631717
Hlavní autor: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Korporativní autor: Universiteit Twente
Jazyk:English
Vydáno: [S.l. : s.n., 1991]
Témata:
Médium:

Diplomová práce Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Popis Local Call Number Stav
P-00430161 Dostupné