An array processor design methodology for hard real-time systems /

保存先:
書誌詳細
OCLC:65631717
第一著者: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
団体著者: Universiteit Twente
言語:English
出版事項: [S.l. : s.n., 1991]
主題:
フォーマット:

学位論文 Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

その他の書誌記述 Local Call Number 状態
P-00430161 利用可