An array processor design methodology for hard real-time systems /

Salvato in:
Dettagli Bibliografici
OCLC:65631717
Autore principale: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Ente Autore: Universiteit Twente
Lingua:English
Pubblicazione: [S.l. : s.n., 1991]
Soggetti:
Parallelle verwerking.
Array processors.
Ontwerpen.
Natura:

Tesi Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Descrizione Local Call Number Status
P-00430161 Disponibile

Documenti analoghi