An array processor design methodology for hard real-time systems /

שמור ב:
מידע ביבליוגרפי
OCLC:65631717
מחבר ראשי: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
מחבר תאגידי: Universiteit Twente
שפה:English
יצא לאור: [S.l. : s.n., 1991]
נושאים:
Parallelle verwerking.
Array processors.
Ontwerpen.
פורמט:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

תיאור Local Call Number סטטוס
P-00430161 זמין

פריטים דומים