An array processor design methodology for hard real-time systems /

Tallennettuna:
Bibliografiset tiedot
OCLC:65631717
Päätekijä: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Yhteisötekijä: Universiteit Twente
Kieli:English
Julkaistu: [S.l. : s.n., 1991]
Aiheet:
Aineistotyyppi:

Opinnäyte Monograph

Note that CRL will digitize material from the collection when copyright allows.