An array processor design methodology for hard real-time systems /

Gespeichert in:
Bibliographische Detailangaben
OCLC:65631717
1. Verfasser: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Körperschaft: Universiteit Twente
Sprache:English
Veröffentlicht: [S.l. : s.n., 1991]
Schlagworte:
Parallelle verwerking.
Array processors.
Ontwerpen.
Format:

Abschlussarbeit Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Beschreibung Local Call Number Status
P-00430161 Verfügbar

Ähnliche Einträge