An array processor design methodology for hard real-time systems /

محفوظ في:
التفاصيل البيبلوغرافية
OCLC:65631717
المؤلف الرئيسي: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
مؤلف مشترك: Universiteit Twente
اللغة:English
منشور في: [S.l. : s.n., 1991]
الموضوعات:
التنسيق:

أطروحة Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

الوصف Local Call Number الحالة
P-00430161 متاح