An array processor design methodology for hard real-time systems /

保存先:
書誌詳細
OCLC:65631717
第一著者: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
団体著者: Universiteit Twente
言語:English
出版事項: [S.l. : s.n., 1991]
主題:
フォーマット:

学位論文 Monograph

Note that CRL will digitize material from the collection when copyright allows.

その他の書誌記述
記述事項:Proefschrift Enschede.
物理的記述:X, 161 p. : ill. ; 24 cm.
書誌:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
出版地:Netherlands.