An array processor design methodology for hard real-time systems /

Сохранить в:
Библиографические подробности
OCLC:65631717
Главный автор: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Соавтор: Universiteit Twente
Язык:English
Опубликовано: [S.l. : s.n., 1991]
Предметы:
Формат:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Описание Local Call Number Статус
P-00430161 Доступно