An array processor design methodology for hard real-time systems /

Na minha lista:
Detalhes bibliográficos
OCLC:65631717
Autor principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor Corporativo: Universiteit Twente
Idioma:English
Publicado em: [S.l. : s.n., 1991]
Assuntos:
Parallelle verwerking.
Array processors.
Ontwerpen.
Formato:

Tese Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Descrição Local Call Number Estado
P-00430161 Disponível

Registros relacionados