An array processor design methodology for hard real-time systems /

Guardado en:
Detalles Bibliográficos
OCLC:65631717
Autor principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor Corporativo: Universiteit Twente
Lenguaje:English
Publicado: [S.l. : s.n., 1991]
Materias:
Formato:

Tesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Descripción Local Call Number Estado
P-00430161 Disponible