An array processor design methodology for hard real-time systems /

Αποθηκεύτηκε σε:
Λεπτομέρειες βιβλιογραφικής εγγραφής
OCLC:65631717
Κύριος συγγραφέας: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Συγγραφή απο Οργανισμό/Αρχή: Universiteit Twente
Γλώσσα:English
Έκδοση: [S.l. : s.n., 1991]
Θέματα:
Μορφή:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.