An array processor design methodology for hard real-time systems /

Salvato in:
Dettagli Bibliografici
OCLC:65631717
Autore principale: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Ente Autore: Universiteit Twente
Lingua:English
Pubblicazione: [S.l. : s.n., 1991]
Soggetti:
Natura:

Tesi Monograph

Note that CRL will digitize material from the collection when copyright allows.

Descrizione
Descrizione del documento:Proefschrift Enschede.
Descrizione fisica:X, 161 p. : ill. ; 24 cm.
Bibliografia:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Luogo di pubblicazione:Netherlands.