An array processor design methodology for hard real-time systems /

Spremljeno u:
Bibliografski detalji
OCLC:65631717
Glavni autor: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor kompanije: Universiteit Twente
Jezik:English
Izdano: [S.l. : s.n., 1991]
Teme:
Format:

Disertacija Monograph

Note that CRL will digitize material from the collection when copyright allows.

Opis
Opis djela:Proefschrift Enschede.
Opis:X, 161 p. : ill. ; 24 cm.
Bibliografija:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Mjesto izdanja:Netherlands.