An array processor design methodology for hard real-time systems /

שמור ב:
מידע ביבליוגרפי
OCLC:65631717
מחבר ראשי: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
מחבר תאגידי: Universiteit Twente
שפה:English
יצא לאור: [S.l. : s.n., 1991]
נושאים:
Parallelle verwerking.
Array processors.
Ontwerpen.
פורמט:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

תיאור
תאור פריט:Proefschrift Enschede.
תיאור פיזי:X, 161 p. : ill. ; 24 cm.
ביבליוגרפיה:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Place of Publication:Netherlands.

פריטים דומים