An array processor design methodology for hard real-time systems /

Gardado en:
Detalles Bibliográficos
OCLC:65631717
Autor Principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor Corporativo: Universiteit Twente
Idioma:English
Publicado: [S.l. : s.n., 1991]
Subjects:
Formato:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Descripción
descrición da copia:Proefschrift Enschede.
Descrición Física:X, 161 p. : ill. ; 24 cm.
Bibliografía:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Lugar de Publicación:Netherlands.