An array processor design methodology for hard real-time systems /

Enregistré dans:
Détails bibliographiques
OCLC:65631717
Auteur principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Collectivité auteur: Universiteit Twente
Langue:English
Publié: [S.l. : s.n., 1991]
Sujets:
Format:

Thèse Monograph

Note that CRL will digitize material from the collection when copyright allows.

Description
Description:Proefschrift Enschede.
Description matérielle:X, 161 p. : ill. ; 24 cm.
Bibliographie:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Lieu de publication:Netherlands.