An array processor design methodology for hard real-time systems /

Tallennettuna:
Bibliografiset tiedot
OCLC:65631717
Päätekijä: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Yhteisötekijä: Universiteit Twente
Kieli:English
Julkaistu: [S.l. : s.n., 1991]
Aiheet:
Parallelle verwerking.
Array processors.
Ontwerpen.
Aineistotyyppi:

Opinnäyte Monograph

Note that CRL will digitize material from the collection when copyright allows.

Kuvaus
Huomautukset:Proefschrift Enschede.
Ulkoasu:X, 161 p. : ill. ; 24 cm.
Bibliografia:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Julkaisupaikka:Netherlands.

Samankaltaisia teoksia