An array processor design methodology for hard real-time systems /

Gorde:
Xehetasun bibliografikoak
OCLC:65631717
Egile nagusia: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Erakunde egilea: Universiteit Twente
Hizkuntza:English
Argitaratua: [S.l. : s.n., 1991]
Gaiak:
Parallelle verwerking.
Array processors.
Ontwerpen.
Formatua:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Deskribapena
Alearen deskribapena:Proefschrift Enschede.
Deskribapen fisikoa:X, 161 p. : ill. ; 24 cm.
Bibliografia:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Argitaratze lekua:Netherlands.

Antzeko izenburuak