An array processor design methodology for hard real-time systems /

Guardado en:
Detalles Bibliográficos
OCLC:65631717
Autor principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor Corporativo: Universiteit Twente
Lenguaje:English
Publicado: [S.l. : s.n., 1991]
Materias:
Parallelle verwerking.
Array processors.
Ontwerpen.
Formato:

Tesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Descripción
Notas:Proefschrift Enschede.
Descripción Física:X, 161 p. : ill. ; 24 cm.
Bibliografía:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Lugar de publicación:Netherlands.

Ejemplares similares