An array processor design methodology for hard real-time systems /

Gespeichert in:
Bibliographische Detailangaben
OCLC:65631717
1. Verfasser: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Körperschaft: Universiteit Twente
Sprache:English
Veröffentlicht: [S.l. : s.n., 1991]
Schlagworte:
Parallelle verwerking.
Array processors.
Ontwerpen.
Format:

Abschlussarbeit Monograph

Note that CRL will digitize material from the collection when copyright allows.

Beschreibung
Beschreibung:Proefschrift Enschede.
Beschreibung:X, 161 p. : ill. ; 24 cm.
Bibliographie:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Erscheinungsort:Netherlands.

Ähnliche Einträge