An array processor design methodology for hard real-time systems /

Wedi'i Gadw mewn:
Manylion Llyfryddiaeth
OCLC:65631717
Prif Awdur: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Awdur Corfforaethol: Universiteit Twente
Iaith:English
Cyhoeddwyd: [S.l. : s.n., 1991]
Pynciau:
Fformat:

Traethawd Ymchwil Monograph

Note that CRL will digitize material from the collection when copyright allows.

Disgrifiad
Disgrifiad o'r Eitem:Proefschrift Enschede.
Disgrifiad Corfforoll:X, 161 p. : ill. ; 24 cm.
Llyfryddiaeth:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Man cyhoeddi:Netherlands.