An array processor design methodology for hard real-time systems /

Uloženo v:
Podrobná bibliografie
OCLC:65631717
Hlavní autor: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Korporativní autor: Universiteit Twente
Jazyk:English
Vydáno: [S.l. : s.n., 1991]
Témata:
Parallelle verwerking.
Array processors.
Ontwerpen.
Médium:

Diplomová práce Monograph

Note that CRL will digitize material from the collection when copyright allows.

Popis
Popis jednotky:Proefschrift Enschede.
Fyzický popis:X, 161 p. : ill. ; 24 cm.
Bibliografie:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Místo vydání:Netherlands.

Podobné jednotky