An array processor design methodology for hard real-time systems /

محفوظ في:
التفاصيل البيبلوغرافية
OCLC:65631717
المؤلف الرئيسي: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
مؤلف مشترك: Universiteit Twente
اللغة:English
منشور في: [S.l. : s.n., 1991]
الموضوعات:
Parallelle verwerking.
Array processors.
Ontwerpen.
التنسيق:

أطروحة Monograph

Note that CRL will digitize material from the collection when copyright allows.

الوصف
وصف المادة:Proefschrift Enschede.
وصف مادي:X, 161 p. : ill. ; 24 cm.
بيبلوغرافيا:Met lit.opg., index en een samenvatting in het Nederlands.
ردمك:9090040315
9789090040318
مكان النشر:Netherlands.

مواد مشابهة