An array processor design methodology for hard real-time systems /

में बचाया:
ग्रंथसूची विवरण
OCLC:65631717
मुख्य लेखक: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
निगमित लेखक: Universiteit Twente
भाषा:English
प्रकाशित: [S.l. : s.n., 1991]
विषय:
Parallelle verwerking.
Array processors.
Ontwerpen.
स्वरूप:

थीसिस Monograph

Note that CRL will digitize material from the collection when copyright allows.

विवरण
वस्तु वर्णन:Proefschrift Enschede.
भौतिक वर्णन:X, 161 p. : ill. ; 24 cm.
ग्रन्थसूची:Met lit.opg., index en een samenvatting in het Nederlands.
आईएसबीएन:9090040315
9789090040318
प्रकाशन का स्थान:Netherlands.

समान संसाधन