An array processor design methodology for hard real-time systems /

Zapisane w:
Opis bibliograficzny
OCLC:65631717
1. autor: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Korporacja: Universiteit Twente
Język:English
Wydane: [S.l. : s.n., 1991]
Hasła przedmiotowe:
Format:

Praca dyplomowa Monograph

Note that CRL will digitize material from the collection when copyright allows.

Borrow this resource

Item List

Opis Local Call Number Status
P-00430161 Dostępne