An array processor design methodology for hard real-time systems /

Shranjeno v:
Bibliografske podrobnosti
OCLC:65631717
Glavni avtor: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Korporativna značnica: Universiteit Twente
Jezik:English
Izdano: [S.l. : s.n., 1991]
Teme:
Format:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Opis
Opis knjige/članka:Proefschrift Enschede.
Fizični opis:X, 161 p. : ill. ; 24 cm.
Bibliografija:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Place of Publication:Netherlands.