An array processor design methodology for hard real-time systems /

Guardat en:
Dades bibliogràfiques
OCLC:65631717
Autor principal: Jayasinghe, Jayasinghe Arachchige Kapila Sriyantha, 1960-
Autor corporatiu: Universiteit Twente
Idioma:English
Publicat: [S.l. : s.n., 1991]
Matèries:
Format:

Thesis Monograph

Note that CRL will digitize material from the collection when copyright allows.

Descripció
Descripció de l’ítem:Proefschrift Enschede.
Descripció física:X, 161 p. : ill. ; 24 cm.
Bibliografia:Met lit.opg., index en een samenvatting in het Nederlands.
ISBN:9090040315
9789090040318
Lloc de publicació:Netherlands.